SK하이닉스가 AI 시대를 선도하는 이유를 이해하려면 완성된 칩을 넘어 이를 제작하는 데 필요한 "아토믹 아키텍처"를 살펴봐야 합니다. 실리콘 웨이퍼의 제작 과정은 극자외선(EUV) 광공정부터 시작하여 물리 법칙을 거스르는 여정입니다. 이 공정에서는 붓보다는 수술용 칼에 가까운 매우 짧은 파장(13.5nm)의 빛을 사용하여 회로를 설계합니다. 하지만 2D 도면에서 3D "마이크로 빌딩"으로 넘어가면서 복잡성은 더 심화합니다. 이는 단열재를 수백 층높이로 쌓아 올리는 증착 및 에칭 공정으로, 마치 모래알 안에 부르즈 할리파를 건설하는 것과 같으며, 수직 방향으로의 정밀도가 단 하나의 오차도 허용하지 않습니다. 마지막으로, 이 글에서는 SK하이닉스가 경쟁사보다 더 높고 촘촘하게 HBM 칩을 적층하면서도 열에 영향받지 않도록 하는 독자적인 "써멀 아머(Thermal Armor)" 기술인 MR-MUF(Mass Reflow Molded Underfill) 패키징의 비밀을 파헤쳐 보겠습니다. 이는 반도체 업계에서 제품 패키징 방식이 칩을 출력하는 방식만큼이나 중요하다는 것을 보여주는 사례입니다.
극자외선(EUV) 사진 처리 나노 회로를 그리기 위한 빛의 예술
SK하이닉스의 첨단 스캐너에서 극자외선(EUV) 광자가 생성되는 과정은 단순한 조명 과정이 아니라, 제어된 고주파 열핵 반응과 유사한 원리를 이용합니다. 렌즈를 통해 엑시머 레이저를 사용하는 기존의 심자외선(DUV) 리소그래피와 달리, EUV는 레이저 생성 플라스마(LPP) 소스가 필요합니다. 진공 챔버 내부에서 발생기는 초당 5만 회의 주파수로 미세한 용융 주석(Sn) 방울을 분사합니다. 동시에 고출력 이산화탄소(CO2) 구동 레이저가 "프리펄스"를 발생시켜 방울을 팬케이크 모양으로 납작하게 만든 다음, 곧바로 "메인 펄스"를 발생시켜 주석을 기화시켜 수십만 도에 달하는 고온의 임계 밀도 플라스마를 생성합니다. 바로 이처럼 극도로 고온화된 플라스마가 13.5나노미터라는 특정한 파장의 빛을 방출하는 것입니다. 여기서 공학적 기적은 단순히 빛을 만들어내는 것뿐만 아니라 폭발하는 주석 파편으로부터 집광 거울을 보호하는 데 있습니다. SK 하이닉스는 수소 가스 완충 흐름을 커튼처럼 사용하여 주석 이온이 귀중한 다층 거울에 침착되기 전에 제거함으로써 광원의 순수성을 유지하고 대량 생산 시 "광원 출력"을 일정하게 유지합니다. 13.5nm 파장의 광자가 생성되면, 이 광자는 근본적인 광학적 난관에 직면하게 됩니다. 이 파장대의 빛은 유리 렌즈는 물론 공기 자체를 포함한 거의 모든 물질에 의해 강하게 흡수되기 때문입니다. 따라서 광자가 질소나 산소 분자에 의해 소멸하는 것을 방지하기 위해 전체 EUV 공정은 거의 완벽한 고진공 환경에서 이루어져야 합니다. 굴절 유리 렌즈 대신, 이 스캐너는 몰리브덴(Mo)과 실리콘(Si)의 나노층이 40개 이상 교대로 쌓인 복잡한 "브래그 반사경" 배열을 사용합니다. 이 반사경은 보강 간섭 원리를 이용하여 빛을 복잡한 경로를 통해 반사해 회로 마스크 이미지를 웨이퍼 크기로 축소합니다. '포톤 예산' 위기는 각 거울이 빛의 약 70%만 반사하기 때문에 발생합니다. 10개의 거울을 거치고 나면 원래 에너지의 극히 일부만이 웨이퍼에 도달합니다. SK 하이닉스 엔지니어들은 이 '선량'을 극도로 정밀하게 계산해야 합니다. 에너지가 너무 낮으면 회로 패턴이 형성되지 않고, 너무 높으면 하부 레이어가 손상됩니다. 이 "반사형 광학 트레인"은 SK 하이닉스가 1a(4세대) 및 1b(5세대) 나노미터 노드를 단 한 번의 터치로 구현할 수 있도록 해주는 예술적인 붓과 같은 역할을 하며, 과거의 비용이 많이 들고 오류 발생 가능성이 높은 다중 패터닝 단계를 없애줍니다. 이 "빛의 예술"의 마지막 관문은 "확률적 효과" 또는 "샷 노이즈"로 알려진 광자 자체의 양자적 특성과의 싸움입니다. EUV 광자는 DUV 광자보다 14배 높은 에너지를 가지고 있기 때문에, 스캐너는 동일한 노출량을 얻기 위해 훨씬 적은 수의 EUV 광자를 생성합니다. 이러한 "광자 부족"은 빛이 웨이퍼에 매끄럽고 연속적인 파동으로 도달하지 않고, 마른 보도에 맺힌 빗방울처럼 얼룩덜룩하고 알갱이 같은 패턴을 생성한다는 것을 의미합니다. 이러한 "입자 결함"이 회로선의 가장자리에 발생하면 "선로 가장자리 거칠기(LER)"가 생겨 구리선이 직선이 아닌 들쭉날쭉하게 보입니다. 나노 세계에서는 불규칙한 모서리가 전기 저항을 증가시켜 누설 전류를 발생시킬 수 있습니다. 이를 해결하기 위해 SK 하이닉스는 기존의 유기 폴리머 대신 "무기 금속 산화물 레지스트(MOR)"를 사용하는 기술을 선도적으로 개발하고 있습니다. 이러한 첨단 소재는 흡수 단면적이 더 높아 희소한 EUV 광자를 더욱 효율적으로 포착할 수 있으므로 양자 잡음을 효과적으로 "매끄럽게" 하고 HBM3E 메모리 컨트롤러에 필요한 고밀도 논리에 필수적인 선명하고 직선적인 회로 정의를 가능하게 합니다.
증착 및 식각 마이크로 구조물의 적층 및 분할
SK하이닉스의 3D NAND 제조에서 "증착" 단계는 단순히 재료를 쌓아 올리는 것이 아니라 "응력 공학"과 "원자층 코팅"이 결합한 공정입니다. 238층 또는 321층으로 이루어진 거대한 구조를 만들기 위해 엔지니어들은 원자층 증착(ALD)이라는 공정을 사용하는데, 이 공정은 불활성 가스 퍼지를 사이에 두고 실리콘 소스와 산화제를 차례대로 주입하는 방식입니다. 이러한 과정을 통해 메모리 소자의 수직 골격을 형성하는 "교대 적층 구조"(주로 산화물-질화물 또는 산화물-폴리실리콘 쌍)가 만들어집니다. 여기서 가장 중요한 과제는 직경 300mm의 웨이퍼 전체에 걸쳐 완벽한 균일성을 유지하는 것입니다. 웨이퍼 가장자리의 박막 두께가 중심부와 비교하여 단 몇 옹스트롬이라도 차이가 나면, 메모리 셀의 전기적 특성이 달라져 수율 손실로 이어집니다. 게다가 이러한 수백 개의 층이 축적됨에 따라 엄청난 내부 응력(인장 또는 압축)이 발생하여 실리콘 웨이퍼가 감자칩처럼 휘어질 수 있습니다(뒤틀림). SK하이닉스는 특수 "스트레스 완충층"을 삽입하고 증착 과정에서 플라스마 주파수를 조절하여 원자 격자를 "완화"함으로써 이러한 문제를 해결합니다. 이를 통해 "마이크로 빌딩"은 자체 바닥의 엄청난 무게에도 불구하고 중력에 완벽하게 수직을 유지할 수 있습니다. 고층 빌딩이 모두 쌓이면 "에칭" 공정이 시작되는데, 이는 "고종횡비(HAR) 접촉 에칭"이라고 불리는 격렬하면서도 정밀한 작업입니다. 부르즈 할리파의 옥상에서 지하까지 접시 지름보다 작은 구멍을 뚫는다고 상상해 보세요. 이것이 바로 "채널 홀" 에칭의 규모입니다. SK 하이닉스는 강력한 전기적 바이어스로 가속된 고에너지 플라스마 이온을 사용하여 웨이퍼 표면을 충격함으로써 수백 개의 산화물 및 질화물층을 교대로 뚫어냅니다. 여기서 물리적 적은 "종횡비 의존 에칭(ARDE)"과 "비틀림"입니다. 구멍이 깊어질수록 이온은 에너지를 잃고 트렌치 벽에 정전기가 축적되어 옆으로 이동하기 시작하며, 이에 따라 구멍 중앙이 기울어지거나 "휘어지는" 현상이 발생합니다. 이러한 "휘어짐" 현상이 발생하면 메모리 스트링이 서로 접촉하여 치명적인 단락을 일으킬 수 있습니다. 이를 방지하기 위해 에칭 레시피는 밀리초 단위를 동적으로 조정됩니다. 이온이 절단된 직후 가스 화학반응을 펄스 형태로 작동시켜 측벽을 보호 폴리머로 패 디베이션하고, 플라스마 빔이 테이퍼링 없이 완벽하게 직선의 탄도 궤적을 따라 바닥 기판까지 도달하도록 유도합니다. 이 구조적 드라마의 마지막 막은 "워드 라인 교체" 기술입니다. 이 기술은 최신 3D NAND를 기존의 2D 평면 칩과 차별화하는 전략입니다. 먼저 "희생 질화물" 층을 사용하여 스택을 구축합니다. 수직 채널 홀을 뚫고 채운 후, 전체 구조를 뜨거운 인산을 사용하는 "습식 에칭" 공정을 거칩니다. 이 산은 화학적으로 매우 높은 선택성을 갖도록 조정되어 질화물층은 완전히 부식시키지만 수직 기둥은 손상하지 않습니다. 이렇게 하여 수평 방향으로 빈 공간이 있는 떠 있는 선반 형태의 골격이 만들어집니다. SK 하이닉스는 이 빈 공간에 전도성 텅스텐(W) 금속을 주입하여 "제어 게이트"(워드 라인)를 형성합니다. 이 "게이트 후처리" 방식은 텅스텐이 초기 결정 성장 단계의 고온을 견딜 수 없기 때문에 매우 중요합니다. 여기서 요구되는 정밀도는 상상을 초월합니다. 액체 금속은 미세한 수평 공동으로 흘러 들어가 공기 방울(공극) 없이 완전히 채우고, 굳어져 최종적으로 데이터 신호를 전달할 전기 경로를 형성해야 합니다. 이 "금속 채우기" 단계에서 조금이라도 실패하면 "데드 블록"이 발생하여 수 기가바이트의 저장 용량을 사용할 수 없게 됩니다.
HBM의 핵심 기술 MR-MUF 패키징
SK하이닉스가 고대역폭 메모리(HBM) 분야에서 경쟁사들과 차별화되는 결정적인 기술적 우위는 기존의 "열 압축 비전도성 필름(TC-NCF)" 방식에서 획기적으로 벗어난 독자적인 "대량 리플로우 성형 언더필(MR-MUF)" 공정입니다. 경쟁사들이 사용하는 기존 TC-NCF 방식에서는 각 DRAM 다이 사이에 절연 필름 시트를 배치합니다. 스택을 접합하기 위해 장비는 솔더 범프를 녹이고 필름을 부드럽게 하기 위해 각 레이어에 차례대로(하나씩) 고온과 강한 물리적 압력을 가해야 합니다. 이처럼 강력한 물리적 압축은 깨지기 쉬운 얇은 실리콘 웨이퍼에 심각한 위험을 초래하여 종종 "웨이퍼 균열"이나 구조적 손상을 일으킵니다. 하지만 SK 하이닉스의 MR-MUF는 조립 방식을 완전히 뒤집습니다. 8개 또는 12개의 칩을 개별적으로 눌러 붙이는 대신, 임시 마이크로 본딩을 사용하여 전체 스택을 먼저 조립한 다음 "대량 리플로우 오븐"을 단 한 번만 통과시킵니다. 이 "배치 열 프로파일"은 "열 예산"(칩이 손상될 정도의 열에 노출되는 총시간)을 획기적으로 줄여, 상단 레이어가 추가되는 동안 하단 레이어가 반복적으로 "과열"되는 것을 방지함으로써 트랜지스터의 전기적 무결성을 유지합니다. 오븐에서 전기 연결부가 납땜 되면 두 번째 마법 같은 단계인 "몰드 언더필(Molded Underfill)" 주입이 시작됩니다. 열 절연체 역할을 하는 고체 필름에 의존하는 NCF와 달리 MR-MUF는 특수 "액상 에폭시 몰딩 컴파운드(EMC)"를 사용합니다. 이 액상 소재는 "세라믹 필러 입자"(일반적으로 실리카 또는 알루미나)를 고농도로 함유하도록 설계되었습니다. 액체 형태이기 때문에 적층된 칩 사이의 미세한 틈으로 주입되어 수천 개의 구리 마이크로 범프 주변을 흐를 수 있습니다. 무엇보다 중요한 것은 이 액체 EMC가 고체 NCF 필름보다 훨씬 높은 열전도율을 가지고 있다는 점입니다. 경화되면 매우 견고하고 열 전도성이 뛰어난 블록을 형성하여 HBM 스택에서 발생하는 엄청난 열(80°C 이상에 달할 수 있음)을 패키지 케이스 외부로 효과적으로 전달합니다. 이러한 "방열 효율"이 바로 SK 하이닉스 HBM3E 모듈이 경쟁사 제품보다 거의 20°;C 더 낮은 온도로 작동하는 주된 이유이며, 이를 통해 NVIDIA GPU는 열 스로틀링 제한에 걸리지 않고 부스트 클럭을 더 오랫동안 유지할 수 있습니다. 하지만 MR-MUF 기술을 완벽하게 구현하려면 "공극(Voiding)"이라는 악몽을 극복해야 했습니다. 적층 된 칩 사이의 나노미터 크기의 미세한 틈에 점성 액체를 주입하면 기포, 즉 "공극"이 생길 확률이 매우 높습니다. 납땜 접합부 근처에 공극이 존재하면 작동 중에 팽창하는 공기로 인해 접합부가 파손되어 칩이 손상될 수 있습니다. SK하이닉스는 "어드밴스드 MR-MUF"로의 진화를 통해 이 문제를 해결했습니다. 이 업그레이드된 공정은 "진공 주입 시스템"과 "뒤틀림 제어 링"을 결합했습니다. 에폭시를 진공 상태에서 주입함으로써 공기 저항을 제거하여 유체가 가장 깊은 틈새까지 즉시 모세관 현상을 통해 침투할 수 있도록 합니다. 또한, "어드밴스드" 기술은 냉각 단계에서 "링 프레임"에 정밀한 하향 압력을 가합니다. 초박형 웨이퍼가 12단으로 쌓여 있는 구조는 열팽창 차이로 인해 자연스럽게 휘어지는 경향이 있는데, 이러한 기계적 고정 장치를 사용하면 성형 화합물이 완전히 경화될 때까지 웨이퍼 스택이 완벽하게 평평한 상태를 유지할 수 있습니다. 이는 AI 가속기의 민감한 실리콘 인터포저에 최종적으로 통합하는 데 필수적인 평면 안정성을 제공하며, 까다로운 NCF 공정과 경쟁하는 업체들이 아직 따라잡지 못한 생산 수율을 달성할 수 있게 해 줍니다.
